# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-359370 (P2002-359370A)

(43)公開日 平成14年12月13日(2002.12.13)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H01L	29/78 21/8234		H01L 29/78 27/08		3010	
					3211	
	21/8238				1 0 2 C	
	27/088				•	
	27/092					
		. •	審查請求	未請求	請求項の数9	OL (全 15 頁)
(21)出願番号		特顧2002-77055(P2002-77055)	(71)出願人	(71) 出願人 000005223		
				富士通	朱式会社	
(22)出願日		平成14年3月19日(2002.3.19)		神奈川以	具川崎市中原区」	上小田中4丁目1番
				1号		
(31)優先権主張番号		特願2001-97128(P2001-97128)	(72)発明者	入野 氵	青	
(32)優先日		平成13年3月29日(2001.3.29)	神奈川県川崎市中原区上小田中4丁目1番			
(33)優先権主張国		日本 (JP)		1号 ?	富士通株式会社内	<b>4</b> ·
			(72)発明者	森崎	<b>站輔</b>	
				神奈川り	<b>具川崎市中原区」</b>	上小田中4丁目1番
				1号 ?	富士通株式会社内	Ą
			(74)代理人	1000701	150	
		•		弁理士	伊東 忠彦	
						最終頁に続く


# (54) 【発明の名称】 半導体装置、相補型半導体装置

# (57)【要約】

【課題】 高誘電体ゲート絶縁膜を有する超高速半導体 装置において、高誘電体ゲート絶縁膜を介したゲート電 極からSi基板への不純物元素の拡散や、高誘電体ゲート絶縁膜からSi基板あるいはゲート電極への金属元素 や酸素の拡散を抑制する。

【解決手段】 高誘電体ゲート絶縁膜を原子層の積層により形成する際、Si基板表面を酸素原子層により一様に覆い、その上に高誘電体膜を、高誘電体膜の上下が窒素原子層により一様に覆われた状態で形成する。

### (J)は、本発明の第1実施例による半導体装置の 製造工程を示す図(その8)



半導体装置。

1

### 【特許請求の範囲】

【請求項1】 Si結晶層よりなるチャネル領域と、前記チャネル領域上に形成され、前記Si結晶層上に形成されたSiO層と、前記SiO層上に形成された第1のSiN層と、前記第1のSiN層上に形成された、高誘電体金属酸化物層と、前記高誘電体金属酸化物層上に形成された第2のSiN層とを含むゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とよりなることを特徴とする半導体装置。

【請求項2】 前記SiO層は、前記Si基板表面を一 10 様に覆う酸素原子層を含むことを特徴とする請求項1記 載の半導体装置。

【請求項3】 前記第1のSiN層は、前記SiO層表面を一様に覆う窒素原子層を含むことを特徴とする請求項1または2記載の半導体装置。

【請求項4】 前記高誘電体金属酸化物層の表面は、酸素原子よりなる酸素原子層により一様に覆われていることを特徴とする請求項1~3のうち、いずれか一項記載の半導体装置。

【請求項5】 前記第2のSiN層において、前記窒素原子層は、前記高誘電体金属酸化物層を一様に覆う窒素原子層を含むことを特徴とする請求項1~4のうち、いずれか一項記載の半導体装置。

【請求項6】 前記第2のSiN層において、前記窒素原子層中の窒素原子は、主として前記高誘電体金属酸化物層表面を覆う酸素原子層中の酸素原子と結合していることを特徴とする請求項5記載の半導体装置。

【請求項7】 前記高誘電体金属酸化物層は、1原子層分の酸素原子よりなる酸素原子層と1原子層分の金属原子よりなる金属原子層とを交互に繰り返す構造を有することを特徴とする請求項1~6のうち、いずれか一項記載の半導体装置。

【請求項8】 Si基板と、

前記Si基板上に形成されたゲート絶縁膜と、

前記ゲート絶縁膜上に形成されたゲート電極とよりなる 半導体装置であって、

前記ゲート絶縁膜は、

各々Si基板表面のSi原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子に結合したSi原子よりなるSi原子層と、各々前記Si原 40子層中のSi原子に結合した窒素原子よりなる窒素原子層と、各々前記窒素原子層中の窒素原子に結合したSi原子とよりなる第1の絶縁膜と、

各々前記Si原子層中のSi原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子 に結合した金属原子よりなる金属原子層と、各々前記金属原子層中の金属原子に結合した酸素原子よりなる酸素原子層とを含み、最上部に金属原子層中の金属原子に結合した酸素原子よりなる最上部酸素原子層を有する第2の絶縁膜と、

各々前記最上部酸素原子層中の酸素原子に結合したS i 原子よりなり前記最上部酸素原子層を覆うS i 原子層 と、各々前記最上部酸素原子層を覆う前記S i 原子層中のS i 原子に結合した窒素原子よりなる窒素原子層とよりなる第3の絶縁膜とより構成されることを特徴とする

【請求項9】 第1の導電型の第1の素子領域と第2の 導電型の第2の素子領域とを素子分離領域により画成された基板と、

10 前記基板上の前記第1の領域に形成された第1のゲート 絶縁障と

前記基板上の前記第2の領域に形成された第2のゲート 絶縁膜と、

前記第1のゲート絶縁膜上に形成された第1のゲート電極と、

前記第2のゲート絶縁膜上に形成された第2のゲート電極とを備えた相補型半導体装置であって、

前記第1 および第2 のゲート絶縁膜は、各々 S i 基板表面の S i 原子に結合した酸素原子よりなる酸素原子層

20 と、各々前記酸素原子層中の酸素原子に結合したSi原子よりなるSi原子層と、各々前記Si原子層中のSi原子に結合した窒素原子よりなる窒素原子層と、各々前記窒素原子層中の窒素原子に結合したSi原子とよりなる第1の絶縁膜と、

各々前記Si原子層中のSi原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子 に結合した金属原子よりなる金属原子層と、各々前記金属原子層中の金属原子に結合した酸素原子よりなる酸素原子層とを含み、最上部に金属原子層中の金属原子に結合した酸素原子よりなる最上部酸素原子層を有する第2の絶縁膜と、

各々前記最上部酸素原子層中の酸素原子に結合したSi原子よりなり前記最上部酸素原子層を覆うSi原子層と、各々前記最上部酸素原子層を覆う前記Si原子層中のSi原子に結合した窒素原子よりなる窒素原子層とよりなる第3の絶縁膜とより構成されることを特徴とする相補型半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般に半導体装置に 係り、特に金属酸化物あるいは金属シリケートよりなる 高誘電体絶縁膜を有する半導体装置およびその製造方法 に関する。

[0002]

【従来の技術】超高速動作が要求されるCMOSLSIなどの半導体集積回路装置では、半導体集積回路装置を構成する電界効果型トランジスタ(MOSFET)が非常に短いゲート長を有することが要求されており、このためMOSFETの微細化に対して多大の努力がなされている。

2

3

【0003】とのように微細化されたMOSFETでは、スケーリング則による要請からゲート絶縁膜の膜厚に対しても制限が加えられ、例えばゲート絶縁膜の膜厚を酸化膜厚換算で2.5 n m程度以下に減少させることが求められている。

【0004】従来より、ゲート絶縁膜として、一般にリーク電流特性が良好で界面準位密度の低いシリコン酸化膜が使用されている。しかしシリコン酸化膜よりなる従来のゲート絶縁膜では、ゲート絶縁膜の物理膜厚の減少に伴い直接トンネル電流が増加してしまい、このためゲ 10ート絶縁膜の膜厚が上記の値よりもさらに減少すると、トンネル電流によるゲートリーク電流が大きな問題になる。ゲートリーク電流が増大すると、例えばゲートオフ時において実質的なリーク電流が生じ、半導体装置の回路が正常に動作しない、あるいは消費電力が増加する等の問題が生じてしまう。

【0005】そとで上記の問題を解消するため、ゲート 絶縁膜の材料として高い誘電率を有する金属酸化物や金 属シリケートなどの高誘電体膜を使用することが検討さ れている。

#### [0006]

【発明が解決しようとする課題】しかしながら、このような金属酸化物や金属シリケートを用いた高誘電体ゲート絶縁膜では、ゲート電極にドーブしたボロンが高誘電体ゲート絶縁膜へと抜けていく現象や、半導体装置の製造時にゲート電極上に層間絶縁膜等を形成する工程などで使われる原料ガス中の水素が高誘電体ゲート絶縁膜をアタックする現象等により、MOSFETの動作特性が不安定になる問題が生じる。またシリコン基板表面への高誘電体ゲート絶縁膜を含むゲート構造の形成の際に、シリコン基板と高誘電体ゲート絶縁膜との間の界面、あるいは高誘電体ゲート絶縁膜とポリシリコンゲート電極との間の界面において、シリサイド形成などの反応が生じるおそれがある。

【0007】従来、高誘電体ゲート絶縁膜は直接トンネル電流の抑制について主として検討されてきたものであり、素子構造中における特性の安定性についての調査は十分に行われたとは言えない。

【0008】例えば特開2001-267566号公報は、Si基板表面にいわゆる単原子層堆積(atomic lay 40 er CVD)法により形成された単分子層のSiN層と、かかる単分子SiN層上に同じく単原子層堆積法により酸素原子層とZr原子層の繰り返しとして形成されたZrO、層などの高誘電体層と、さらに前記高誘電体層上に再び単原子層堆積法により形成された単分子層SiN層とよりなるゲート絶縁層が開示されている。また前記従来技術には、Si基板表面に単原子層堆積法により形成された単分子層OSiO、層と、前記単分子層SiO、層上に同様な単原子層堆積法により酸素原子層とZrなどの金属原子層の繰り返しとして形成された高誘電体膜50

と、さらに前記高誘電体膜上に再び単原子層堆積法により形成された単分子層SiN層とよりなるゲート絶縁膜が開示されている。

【0009】 このような高誘電体膜を有するゲート絶縁膜は酸化膜換算膜厚が小さく、ゲート長が例えば0.1 μm以下の超高速半導体装置に使った場合でも、直接トンネル効果によるゲートリークを抑制することができる

【0010】しかし、高誘電体膜の上下をSiN単分子層で狭持した構成では、Siと窒素の原子価の差が原因でSi基板表面を窒素原子により一様にかつ完全に覆うことができず、必ずダングリングボンドが生じてしまう。このようにゲート絶縁膜の特にチャネル領域となるSi基板表面との界面にダングリングボンドが生じると、キャリアのトラップなどにより、半導体装置の閾値特性が変化してしまう。

【0011】一方、上記従来技術に開示された高誘電体膜の上下をSiO、単分子層で狭持した構成では、Si基板とゲート絶縁膜との界面におけるダングリングボンでは生じないが、ゲート絶縁膜中に窒素原子層が形成されていないため、ポリシリコンゲート電極中のBドーパントがゲート絶縁膜を通ってSi基板中に拡散し、半導体装置の関値特性を変化させてしまう問題が生じる。またこのような構成では、ゲート絶縁膜中に窒素原子層が含まれていないことに起因して、高誘電体膜中の酸素が容易にSi基板中に拡散し、チャネル領域のキャリアモビリティが低下してしまう問題が生じる。さらにこのような構成では、Zrなどの金属元素がゲート絶縁膜を通過してSi基板に到達し、シリサイド形成などの反応を30生じる恐れがある。

【0012】このように、従来の高誘電体ゲート絶縁膜構造では、Si基板との界面におけるダングリングボンド形成の問題、あるいは高誘電体ゲート絶縁膜を通過する不純物元素、酸素あるいは金属元素の拡散の問題が解決されておらず、半導体装置を構成しても、所期の効果を奏することができない。

【0013】そこで本発明は上記の課題を解決する新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。

【0014】本発明のより具体的な課題は、高誘電体ゲート絶縁膜を有する半導体装置であって、ゲート電極等 にドープしたボロンの抜けを抑制でき、製造時に用いる 原料ガス中の水素などの還元雰囲気の影響による特性バラツキを抑制でき、また高誘電体ゲート絶縁膜とシリコン基板あるいはゲート電極との間の反応を抑制できる半 導体装置およびその製造方法を提供することにある。

#### [0015]

【課題を解決するための手段】本発明は上記の課題を、 Si結晶層よりなるチャネル領域と、前記チャネル領域 上に形成され、前記Si結晶層上に形成されたSiO<sub>2</sub> 層と、前記SiO。層上に形成された第1のSiN層と、前記第1のSiN層上に形成された、高誘電体金属酸化物層と、前記高誘電体金属酸化物層上に形成された第2のSiN層とを含むゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とよりなることを特徴とする半導体装置により、解決する。

【0016】本発明において、前記SiOz層は、前記 Si基板表面を一様に覆う酸素原子層を含むのが好まし い。また前記酸素原子層は、1原子層分の酸素原子層で あるのが好ましい。さらに前記第1のSiN層は、前記 10 Si〇」層表面を一様に覆う窒素原子層を含むのが好ま しい。また前記第1のSiN層中の前記窒素原子層は、 1原子層分の窒素原子層であるのが好ましい。さらに前 記SiO,層を構成する前記酸素原子層中の酸素原子の 90%以上が、前記Si結晶層表面のSi原子に結合し ているのが好ましい。さらに前記第1のSiN層におい て、前記窒素原子層中の窒素原子の90%以上が、前記 SiО₂層中のSi原子に結合しているのが好ましい。 また前記SiO,層は約1分子層分の厚さを有し、前記 SiN層および前記別のSiN層は約1分子層の厚さを 20 有するのが好ましい。また前記高誘電体金属酸化物層の 表面は、酸素原子よりなる酸素原子層により一様に覆わ れているのが好ましい。前記第2のSiN層において、 前記窒素原子層は、前記高誘電体金属酸化物層を一様に 覆う窒素原子層を含むのが好ましい。前記第2のSiN 層において、前記窒素原子層は1原子層分の窒素原子層 であるのが好ましい。前記第2のSiN層において、前 記室素原子層中の窒素原子は、主として前記高誘電体金 属酸化物層表面を覆う酸素原子層中の酸素原子と結合し ているのが好ましい。前記高誘電体金属酸化物層は、1 原子層分の酸素原子よりなる酸素原子層と1原子層分の 金属原子よりなる金属原子層とを交互に繰り返す構造を 有するのが好ましい。前記高誘電体金属酸化物層は、Z r, Hf, Sr, Ba, Ta, Ti, Y, Lrおよびラ ンタノイド族金属元素のうちの少なくとも一つから選ば れる金属元素の酸化物あるいはシリケートであるのが好 ましい。また前記ゲート電極はポリシリコンよりなるの が好ましい。

【0017】本発明はまた上記の課題を、Si基板と、前記Si基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とよりなる半導体装置であって、前記ゲート絶縁膜は、各々Si基板表面のSi原子に結合した酸素原子といるる酸素原子層と、各々前記酸素原子層と、各々前記Si原子層と、各々前記Si原子層と、各々前記Si原子層中の窒素原子に結合したSi原子とよりなる第1の絶縁膜と、各々前記Si原子層中のSi原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子に結合した金属原子よりなる金属原子層中の酸素原子に結合した金属原子よりなる金属原子層

と、各々前記金属原子層中の金属原子に結合した酸素原子よりなる酸素原子層とを含み、最上部に金属原子層中の金属原子に結合した酸素原子よりなる最上部酸素原子層を有する第2の絶縁膜と、各々前記最上部酸素原子層中の酸素原子に結合したSi原子よりなり前記最上部酸素原子層を覆う前記Si原子層中のSi原子に結合した窒素原子とりなる窒素原子層とよりなる第3の絶縁膜とより構成されることを特徴とする半導体装置により、解決する。

【0018】本発明はまた上記の課題を、第1の導電型 の第1の素子領域と第2の導電型の第2の素子領域とを 素子分解領域により画成された基板と、前記基板上の前 記第1の領域に形成された第1のゲート絶縁膜と、前記 基板上の前記第2の領域に形成された第2のゲート絶縁 膜と、前記第1のゲート絶縁膜上に形成された第1のゲ ート電極と、前記第2のゲート絶縁膜上に形成された第 2のゲート電極とを備えた相補型半導体装置であって、 前記第1 および第2のゲート絶縁膜は、各々Si基板表 面のSi原子に結合した酸素原子よりなる酸素原子層 と、各々前記酸素原子層中の酸素原子に結合したSi原 子よりなるSi原子層と、各々前記Si原子層中のSi 原子に結合した窒素原子よりなる窒素原子層と、各々前 記窒素原子層中の窒素原子に結合したSi原子とよりな る第1の絶縁膜と、各々前記Si原子層中のSi原子に 結合した酸素原子よりなる酸素原子層と、各々前記酸素 原子層中の酸素原子に結合した金属原子よりなる金属原 子層と、各々前記金属原子層中の金属原子に結合した酸 素原子よりなる酸素原子層とを含み、最上部に金属原子 層中の金属原子に結合した酸素原子よりなる最上部酸素 原子層を有する第2の絶縁膜と、各々前記最上部酸素原 子層中の酸素原子に結合したSi原子よりなり前記最上 部酸素原子層を覆うSi原子層と、各々前記最上部酸素 原子層を覆う前記Si原子層中のSi原子に結合した窒 素原子よりなる窒素原子層とよりなる第3の絶縁膜とよ り構成されることを特徴とする相補型半導体装置によ り、解決する。

【0019】本発明において前記工程(E)は、前記Si基板表面に前記酸素を含むガスを供給する工程で開始され、前記Si基板表面に前記酸素を含むガスを供給する工程で終了されるのが好ましい。

【0020】本発明によれば、Si基板表面を直接に酸素原子層により覆っているため、Si基板表面を窒素原子層で覆った場合のようなダングリングボンドの形成が生じることはなく、半導体装置の電気特性が安定する。また本発明によれば、高誘電体ゲート絶縁膜中に酸素原子層の他に窒素原子層が含まれるため、このような窒素原子層は、高誘電体ゲート絶縁膜を通過するBなどの不純物元素の拡散、また酸素の拡散、さらにZrなどの金属元素の拡散を効果的に抑制し、その結果、Si基板と

ゲート絶縁膜、およびゲート絶縁膜とゲート電極との界面における反応が抑制され、酸化膜換算膜厚の小さい高 誘電体ゲート絶縁膜を有する超高速半導体装置を、安定 に、再現性良く製造することが可能になる。

【0021】また本発明の半導体装置では、Si基板表面と窒素原子層との間に酸素原子層とSi原子層とが介在するため窒素原子層がSi基板表面から離間し、その結果、窒素原子の固定電荷に起因する半導体装置の動作特性の変化が効果的に抑制される。

[0022]

【発明の実施の形態】[第1実施例]図1(A)~図8 (J)は、Si基板1上への本発明の第1実施例による 高誘電体ゲート絶縁膜の形成工程を示す。

【0023】以下の説明では、高誘電体ゲート絶縁膜は原子層堆積法により形成されるが、かかる高誘電体ゲート絶縁膜は、例えばMBE法などによって形成することも可能である。

【0024】図1(A)を参照するに、Si基板1表面の自然酸化膜を除去し、基板表面のSi原子を露出した後、図1(B)の工程において、典型的には300℃の20基板温度でH,O(水蒸気)を供給し、前記Si基板1表面にH,O分子を吸着させる。その結果前記Si基板1の表面は1原子層分の酸素原子層OL1により一様に覆われる。その際、前記酸素原子層O1中の各々の酸素原子はSi基板表面のSi原子に結合し、また前記酸素原子の反対側の結合手には水素原子が結合している。その結果、前記Si基板1の表面には1分子層分の厚さのSiO2層2が形成され、前記SiO2分子層2の表面はOH基により覆われる。前記酸素原子層OL1は厳密に1原子層である必要はないが、90%以上の酸素原子が30Si基板表面の対応するSi原子と結合しており、実質的に1原子層とみなすことができる。

【0025】次に図2(C)の工程において前記図1

(B)の構造の表面にSiCl,ガスを400℃の基板温度で供給し、SiCl,分子層を吸着させる。その際、前記酸素原子層OL,表面のOH基中の水素原子はSiCl,分子と反応し、HClの形で除去され、その結果、前記Si基板の表面は1原子層分のSi原子層SL,により一様に覆われる。このようにして形成されたSi原子層SL,中のSi原子の二つの結合手は前記酸素原子層O,中の二つの酸素原子にそれぞれ結合している。前記Si原子層SL,も厳密に1原子がである必要はないが、90%以上のSi原子が酸素原子層OL,中の対応する酸素原子と結合しており、実質的に1原子層とみなすことができる。

【0026】次に図2(D)の工程において前記図2 (C)の構造の表面にNH,ガスを400℃の基板温度 で供給し、前記Si原子層中のSi原子の各々に、前記 Cl原子を置換することにより1原子層分の窒素原子を 結合させ、1原子層分の窒素原子層NL1を形成する。その際、前記Si原子層SL1中のSi原子に結合していたC1原子はHC1の形で除去される。このようにして形成された窒素原子においては、Si原子に結合していない二つの結合手に水素原子がそれぞれ結合している。図2(D)の工程により、前記1分子層分の厚さのSiO1分子層2上に、1分子層分の厚さのSiN層3が形成される。前記窒素原子層NL1は厳密に1原子層である必要はないが、90%以上の窒素原子が前記Si原子層SL1中の対応するSi原子と結合しており、実質的に1原子層とみなすことができる。

【0027】次に図3(E)の工程において前記図2(D)の構造の表面にSiCl,ガスを400℃の基板温度で供給し、SiCl,分子を一様に吸着させる。その際、前記窒素原子層NL,中の窒素原子に結合していた水素原子は、HClの形で除去され、その結果、前記窒素原子層NL,の表面は1原子層分のSi原子層SL,により一様に覆われる。このようにして形成されたSi原子層SL,中のSi原子の結合手のうち二つは前記窒素原子層中の二つの窒素原子にそれぞれ結合する。前記SiN分子層中のSi原子の残り二つの結合手にはCl原子がそれぞれ結合している。前記Si原子層SL,も厳密に1原子層である必要はないが、90%以上のSi原子がその下の窒素原子層NL,中の対応する窒素原子に結合しており、実質的に1原子層とみなすことができる。

【0028】次に図4(F)の工程において、図3(E)の構造の表面に水蒸気(H<sub>1</sub>O)が400℃の基板温度で供給され、その結果、前記Si原子層SL<sub>2</sub>中のSi原子に結合していたC1原子がHC1の形で除去され、各々前記Si原子層SL<sub>2</sub>中のSi原子に結合した酸素原子よりなる酸素原子層OL<sub>2</sub>が形成される。前記酸素原子層OL<sub>2</sub>中のBi原子と共に一つのSiO<sub>2</sub>単分子層を形成すると見ることもできるが、また以下に説明する高誘電体膜の一部を構成すると見ることもできる。前記酸素原子層OL<sub>2</sub>中の酸素原子の各々には水素原子が結合してOH基が形成されている。前記酸素原子層OL<sub>2</sub>も厳密に1原子層である必要はないが、90%以上の酸素原子がSi原子層SL<sub>2</sub>中のSi原子に結合しており、実質的に1原子層とみなすことができる。

【0029】図5(G)の工程において図4(F)の構造の表面にHfCl,ガスが供給され、前記酸素原子層OL,上にHfCl,分子が一様に吸着される。その際、前記酸素単原子層OL,表面でOH基を形成する水素原子はHfCl,分子と反応し、HClの形で除去され、その結果、前記酸素原子層OL,は1原子層分のHf原子層HL,により一様に覆われる。このようにして形成されたHf原子層HL,中のHf原子の二つの結合手は前記酸素原子層O,中の二つの酸素原子にそれぞれ結合

し、残りの二つの結合手にはC1原子がそれぞれ結合している。前記Hf原子層 $HL_1$ も厳密に1原子層である必要はないが、Hf原子層 $HL_1$ 中のHf原子の90%以上は酸素原子層 $OL_2$ 中の対応する酸素原子に結合しており、実質的に1原子層とみなすことができる。

【0030】次に図6(H)の工程において図5(G)の構造の表面に水蒸気(H,O)が400℃の基板温度で供給され、その結果、前記Hf原子層HL,中のHf原子に結合していたC1原子がHC1の形で除去され、各々前記Hf原子層SL,中のHf原子に結合した酸素原子とりなる酸素原子層OL,が形成される。前記酸素原子層OL,中の酸素原子は前記Hf原子層HL,中のHf原子と共に一つのHfO,単分子層を形成する。また前記酸素原子層OL,中の酸素原子の各々には水素原子が結合してOH基が形成されている。前記酸素原子層OL,においても90%以上の酸素原子がHf原子層HL,中の対応するHf原子と結合しており、実質的に1原子層とみなすことができる。

【0031】さらに図7(I)の工程で図5(G)と図6(H)の工程を任意の回数繰り返すことにより、前記20HfO,単分子層上に、酸素原子層OL,およびHf原子層HL,よりなるHfO,層4が形成され、さらに前記Hf原子層HL,上に酸素原子層OL,が形成される。前記酸素原子層OL,およびHf原子層HL,も、厳密に1原子層である必要はないが、実質的に1原子層とみなすことができる。

【0032】さらに図8(J)の工程において、図7(I)の構造上にSiC1.ガスおよびNH,ガスを順次供給し、前記酸素原子層OL.上にSi原子層SL,と窒素原子層NL,とよりなるSiN単分子層5を形成する。前記Si原子層SL,と窒素原子層NL,も、厳密に1原子層である必要はないが、先の原子層OL,~OL、と同様に、実質的に1原子層とみなすことができる。【0033】図1(A)~図8(J)の工程は、前記原子層OL,から原子層NL,までの厚さが1~数ナノメートル程度になるように形成され、このようにして形成されて高誘電体ゲート絶縁膜上にはポリシリコンなどのゲート電極が形成される。

【0034】図1(A)~図8(J)の工程では、特に図1(A)の工程でSi基板表面が直接に酸素原子層OL,により一様に覆われるため、界面にダングリングボンドや界面準位が形成されるととがなく、非常に高品質のSiO,単分子層2が形成される。これに伴い、半導体装置が動作する場合にチャネル領域をキャリアが高速で輸送される場合でも、キャリアがダングリングボンドや界面準位に捕獲されることがなく、半導体装置の関値特性が劣化したり、リーク特性が劣化する問題を回避することができる。

[0035] さらに図2(D)の工程において前記Si O,単分子層2上にSiN単分子層3が形成されるた め、図5(G)~図7(I)の工程においてHfO₂層をかかるSiN層3上に形成した場合、前記HfO₂層中のHfおよび酸素がSi基板中に拡散するのが効果的に抑制される。さらにかかる構成では、SiN単分子層中のN原子層がSi基板表面から前記酸素原子層OLュおよびSi原子層SLュの分だけ離間して形成されるため、N原子が有する固定電荷による半導体装置の関値特性の変動が回避される。また、同様に、本実施例では前記HfOュ層上に前記窒素原子層NLュを含むSiN分子層が形成されているため、前記HfOュ層からポリシリコンゲート電極へのHfおよび酸素の拡散が効果的に抑制される。また、前記ポリシリコンゲート電極から前記Si基板へのBなどのドーパント拡散も効果的に抑制される。

10

【0036】図8(J)の構成の高誘電体ゲート絶縁膜では、前記HfO,層の積層よりなる高誘電体膜の最下面および最上面に酸素原子層OL,およびOL,が形成されているのは重要である。これにより、Hf原子は四つの酸素原子により配位されることになるが、その結果、Hf原子は安定して4価の状態を維持することができ、還元などによる酸素欠損の発生を抑制することが可能になる。

【0037】本実施例において、前記酸素原子層OL1 およびSi原子層SL1は任意の回数繰り返すことが可能である。同様に前記窒素原子層NL1とSi原子層SL2も任意の回数繰り返すことが可能である。しかし、誘電率の低いSiO1層の厚さがHfO1層の下で増大すると、高い誘電率のHfO1を使った効果が減少するので、SiO1層の膜厚の増大にはおのずから限界がある。

【0038】なお前記高誘電体膜としてはHfO,以外 kZrO,を使うことも可能であるが、ZrO,は半導体 プロセスで使われる温度においてマルテンサイト型の相 転移を生じる恐れがあるため、相転移温度の高いHfO,を使う方がより好ましい。

【0039】また、前記高誘電体膜としては、Sr, Ba, Ta, Ti, Y, Lr およびランタノイド族金属元素の酸化物あるいはシリケートを使うことが可能である

40 【0040】図9は、このようにして形成された髙誘電体ゲート絶縁膜上にポリシリコン層6を電極として形成した構成を示す。

【0041】図10および図11は、図9の試料について行った、リーク電流特性の測定結果を示す。ただし図10の結果は、図8(J)における窒素原子層NL、およびNL、を省略した場合を示す。これに対し、図11の場合には、前記窒素原子層NL、およびNL、を、それぞれ図2Dおよび図8(J)の工程で、NH、ガスによる熱処理を650℃で行うことにより形成しており、前50記酸素原子層および窒素原子層は合計で約1nmの膜厚

11

になるように形成されている。いずれの場合でも、前記 HfO₁層は全体で3nmの膜厚を有し、層形成後に700℃で30秒間の急速熱処理を行い、さらにポリシリコン電極を590℃で形成した後、ドーバントの活性化熱処理に対応して1000℃で5秒間の熱処理を行っている。図中、異なった曲線は異なった試料の結果を表している。

【0042】図10を参照するに、この場合にはリーク電流密度Jgは+1Vの印加電圧で $0.43\sim55$ Acm<sup>-1</sup>であるのに対し、図11の場合にはリーク電流密度 10 Jgは+1Vの印加電圧において $0.84\sim7.88\times10^{-1}$ Acm<sup>-1</sup>と著しく減少していることがわかる。また図11の場合、酸化層換算層厚は1.77から1.84

【0043】とのように、本発明によれば、Si基板表面を酸素原子層で覆い、さらに高誘電率層の上下を窒素原子層により覆うことにより、高誘電体ゲート絶縁層のリーク電流特性を大きく向上することが可能である。

[第2実施例]図12(A)~図15(G)は、本発明の第2実施例による半導体装置10の製造工程を示す。 【0044】図12(A)を参照するに、p型の(100)面方位を有するSi基板11上には熱酸化処理により熱酸化層11aが形成され、さらにCVD法によりSiN膜11bが前記熱酸化膜11a上に形成される。

【0045】さらに図12(A)の工程では前記SiN膜11bをドライエッチング法によりパターニングして素子分離領域に対応して開口部を形成し、前記SiN膜11bをマスクに前記熱酸化膜11aをドライエッチング法によりパターニングしてSi基板11を露出する開口部を形成する。さらに前記露出されたSi基板11を、前記SiN膜11bをマスクとしたウェットエッチングによりエッチングし、前記開口部に対応して傾斜側壁面で画成された素子分離溝11A,11Bを形成する。

【0046】次に図12(B)の工程で図12(A)の構造を熱酸化処理し、前記素子分離溝11A,11Bの側壁面および底面に図示を省略したライナー酸化膜を形成した後、前記素子分離溝11A,11BをCVD-SiO,膜で充填し、さらにCMP法により前記CVD-SiO,膜およびその下のSiN膜11b、またその下の熱酸化膜11aをCMP法により研磨・除去し、前記素子分離溝11A,11Bを充填するSiO,素子分離領域11Cおよび11Dを形成する。

【0047】さらに図12(B)の工程では、露出されたSi基板11の表面を犠牲酸化し、さらに形成された犠牲酸化膜をHF処理により除去することにより、新鮮なSi基板表面を露出する。

【0048】次に図13(C)の工程において、前記S i基板11表面に先に図1(A)~図8(J)で説明し た処理を行い、図8(J)に示す層構造のゲート絶縁膜 50 12を形成する。

【0049】次に図13(D)の工程において前記ゲート絶縁膜12上にポリシリコン層13を堆積し、図9と同様な構成を形成する。

【0050】次に図14(E)の工程で前記ポリシリコン膜13およびゲート絶縁膜12をパターニングし、ポリシリコンゲート電極13A,13B,13Cを形成する。

【0051】図14(E)の工程ではさらに前記ポリシリコンゲート電極 $13A\sim13$ Cをマスクにn型不純物のイオン注入を行い、前記Si基板11中、前記ゲート電極13Aの両側にLDD拡散領域14Aを、また前記ゲート電極13Bの両側にLDD拡散領域14Bを、さらに前記ゲート電極13Cの両側にLDD拡散領域14Cを形成する。

【0052】図14(E)の工程では、さらに前記ゲート電極13A,13Bおよび13Cの側壁に側壁絶縁膜を形成し、前記ゲート電極13A~13Cおよび側壁絶縁膜をマスクにイオン注入を行い、前記LDD拡散領域14A,14B,14Cのそれぞれ外側に、拡散領域15A,15B,15Cを形成する。

【0053】さらに図14(F)の工程では前記ゲート電極 $13A\sim13$ Cおよび拡散領域 $15A\sim15$ Cの表面にサリサイド工程により $CoSi_a$ などの低抵抗シリサイド層 $13a\sim13$ cおよび $15a\sim15$ cを、それぞれ形成する。

【0054】最後に図15(G)の工程において図15(F)の構造上に、前記ゲート電極13A~13Cを覆うようにSiN膜16がCVD法により形成され、さらい前記SiN膜16上に層間絶縁膜17が形成される。

【0055】図15 (G) の工程では、前記層間絶縁膜17がさらにCMP法により平坦化され、前記拡散領域15A~15Cを露出するコンタクトホールを形成した後、前記コンタクトホールに、前記拡散領域15A~15Cとそれぞれコンタクトするように、コンタクトプラグ18A~18Cを形成する。

【0056】本発明の半導体装置は、図13(C)の工程においてゲート絶縁膜12として高誘電体ゲート絶縁膜を形成しているため、ゲート長が0.1μm以下に短縮され、従って非常に薄いゲート絶縁膜が要求される場合でも、1〜数ナノメートルの物理膜厚に形成することができ、直接トンネル効果によるゲートリーク電流を抑制することができる。

【0057】また、本発明の半導体装置では、前記ゲート絶縁膜12として、チャネル領域を構成するSi基板11に直接接する部分に酸素原子層を形成しているため、基板とゲート絶縁膜の界面にダングリングボンドや界面準位が形成されることがなく、安定した閾値特性が得られる。

【0058】また本発明の半導体装置では、髙誘電体膜

の上下を窒素原子層で狭持しているため、高誘電体膜中の金属元素や酸素がSi基板11あるいはポリシリコンゲート電極13A~13Cに拡散することがなく、良好な関値特性が保証される。またポリシリコンゲート電極からSi基板への、ゲート絶縁膜12を通ったドーパント不純物元素の拡散も抑制され、関値特性の変動が抑制される。

13

【0059】さらに本実施例では前記窒素原子層がSi基板表面か前記酸素原子層およびSi原子層により隔てられた位置に形成されるため、窒素原子の固定電荷によ 10る閾値特性の変動を抑制することができる。

【0060】さらに本実施例では、前記高誘電体層の上下面が酸素原子層で終端されているため、高誘電体層中のZrやHfなどの金属元素の原子価が安定し、比誘電率の低下などの問題を回避することができる。

[第3実施例]図16は、本発明の第3実施例によるC MOS半導体装置20の構成を示す。

【0061】図16を参照するに、CMOS半導体装置20は素子分離領域22A、22Bにより、pチャネルMOS領域20AとnチャネルMOS領域20Bとに分20割されたp型Si基板21上に形成されており、前記pチャネルMOS領域20Aにはn型ウェル20Wが形成されている。

【0062】前記素子領域20A上にはチャネル領域に対応して、先の図8(J)と同様な層構造の高誘電体ゲート絶縁膜23Aが形成されており、前記ゲート絶縁膜23A上にはBでドープされたポリシリコンゲート電極24Aが形成されている。さらに前記ポリシリコンゲート電極24A上にはサリサイド工程により形成されたシリサイド層25Aが形成されている。さらに前記ポリシ 30リコンゲート電極25Aの両側には側壁絶縁膜が形成されている。

【0063】前記素子領域20Aでは前記ウェル20W中に、前記ゲート電極24Aの両側壁面に対応して、Bのイオン注入によりp型のLDD領域26Lpが形成され、さらに側壁絶縁膜の外側にp+型拡散領域26pが形成されている。また前記p+型拡散領域の表面にはシリサイド低抵抗層27pが形成されている。

【0064】同様に前記素子領域20Bではチャネル領域に対応して、先の図8(J)と同様な層構造の高誘電 40体ゲート絶縁膜23Bが形成されており、前記ゲート絶縁膜23B上にはAsあるいはPでドープされたポリシリコンゲート電極24Bが形成されている。さらに前記ポリシリコンゲート電極24B上にはサリサイド工程により形成されたシリサイド層25Bが形成されている。さらに前記ポリシリコンゲート電極25Bの両側には側壁絶縁膜が形成されている。

【0065】前記素子領域20Bでは前記ゲート電極2 4Bの両側壁面に対応して、AsまたはPのイオン注入 によりn型のLDD領域26Lnが形成され、さらに側 50

壁絶縁膜の外側にn+型拡散領域26nが形成されている。また前記n+型拡散領域26nの表面にはシリサイド低抵抗層27nが形成されている。

【0066】かかる構成のCMOS装置では、図8

(J) に示す構造の高誘電体ゲート絶縁膜を使うことにより、pチャネルMOSトランジスタおよび n チャネル MOSトランジスタの各々を 0.1 μ m以下の非常に短いゲート長に形成し、これに応じてゲート絶縁膜の酸化膜換算膜厚を減少させた場合でも、ゲート絶縁膜 2 3

A, 23Bを1~数ナノメートルの物理膜厚に形成でき、トンネル電流によるゲートリーク電流の増大を回避することができる。

【0067】図8(J)の構造の高誘電体ゲート絶縁膜では、膜中に窒素原子層NL1およびNL1が形成されているため、ゲート絶縁膜23Aあるいは23Bを介した酸素やHfあるいはZrなどの金属元素の拡散は効果的に抑制される。またSiチャネル領域に接する部分に高品質のSiO1分子層が形成されるため、Si基板とゲート絶縁膜との間の界面におけるダングリングボンドや界面準位の形成が回避され、安定した関値特性が得られる。また窒素原子層NL1がSi基板表面から離間して形成されるため、窒素原子の固定電荷による関値特性の変動も回避される。

【0068】特に図16のCMOS半導体装置では、p型にドープされたポリシリコンゲート電極24Aを使うpチャネルMOSトランジスタにおいて、前記窒素原子層NL1およびNL2の形成により、ポリシリコンゲート電極24AからのBのSi基板21への拡散が抑制され、関値特性の変動をもたらすチャネル領域のドーピングが回避される。

【0069】以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

【0070】(付記1) Si結晶層よりなるチャネル領域と、前記チャネル領域上に形成され、前記Si結晶層上に形成されたSiOz層と、前記SiOz層上に形成された第1のSiN層と、前記第1のSiN層上に形成された、高誘電体金属酸化物層と、前記高誘電体金属酸化物層上に形成された第2のSiN層とを含むゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とよりなることを特徴とする半導体装置。

【0071】(付記2) 前記SiO』層は、前記Si 基板表面を一様に覆う酸素原子層を含むことを特徴とす る付記1記載の半導体装置。

【0072】(付記3) 前記酸素原子層は、1原子層分の酸素原子層であることを特徴とする付記2記載の半導体装置。

【0073】(付記4) 前記第1のSiN層は、前記SiO<sub>2</sub>層表面を一様に覆う窒素原子層を含むことを特

徴とする付記1〜3のうち、いずれか一項記載の半導体 装置。

15

【0074】(付記5) 前記第1のSiN層において、前記窒素原子層は、1原子層分の窒素原子層であることを特徴とする付記2記載の半導体装置。

【0075】(付記6) 前記SiO,層において、前記酸素原子層中の酸素原子の90%以上が、前記Si結晶層表面のSi原子に結合していることを特徴とする付記1~5のうち、いずれか一項記載の半導体装置。

【0076】(付記7) 前記第1のSiN層において、前記窒素原子層中の窒素原子の90%以上が、前記SiO』層中のSi原子に結合していることを特徴とする付記1~6のうち、いずれか一項記載の半導体装置。【0077】(付記8) 前記SiO』層は約1分子層分の厚さを有し、前記SiN層および前記別のSiN層は約1分子層の厚さを有することを特徴とする付記1~7のうち、いずれか一項記載の半導体装置。

【0078】(付記9) 前記高誘電体金属酸化物層の表面は、酸素原子よりなる酸素原子層により一様に覆われていることを特徴とする付記1~8のうち、いずれか 20 一項記載の半導体装置。

【0079】(付記10) 前記第2のSiN層において、前記窒素原子層は、前記高誘電体金属酸化物層を一様に覆う窒素原子層を含むことを特徴とする付記1~9のうち、いずれか一項記載の半導体装置。

【0080】(付記11) 前記第2のSiN層において、前記窒素原子層は1原子層分の窒素原子層であることを特徴とする付記10記載の半導体装置。

【0081】(付記12) 前記第2のSiN層において、前記窒素原子層中の窒素原子は、主として前記高誘 30 電体金属酸化物層表面を覆う酸素原子層中の酸素原子と結合していることを特徴とする付記9記載の半導体装置。

【0082】(付記13) 前記高誘電体金属酸化物層は、1原子層分の酸素原子よりなる酸素原子層と1原子層分の金属原子よりなる金属原子層とを交互に繰り返す構造を有することを特徴とする付記1~12のうち、いずれか一項記載の半導体装置。

【0083】(付記14) 前記高誘電体金属酸化物層は、Zr、Hf、Sr、Ba、Ta、Ti、Y、Lrも 40よびランタノイド族金属元素のうちの少なくとも一つから選ばれる金属元素の酸化物あるいはシリケートであることを特徴とする付記1~13のうち、いずれか一項記載の半導体装置。

【0084】(付記15) 前記ゲート電極はポリシリコンよりなることを特徴とする付記1~14のうち、いずれか一項記載の半導体装置。

【0085】(付記16) Si基板と、前記Si基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とよりなる半導体装置であって、

前記ゲート絶縁膜は、各々Si基板表面のSi原子に結 合した酸素原子よりなる酸素原子層と、各々前記酸素原 子層中の酸素原子に結合したSi原子よりなるSi原子 層と、各々前記Si原子層中のSi原子に結合した窒素 原子よりなる窒素原子層と、各々前記窒素原子層中の窒 素原子に結合したSi原子とよりなる第1の絶縁膜と、 各々前記Si原子層中のSi原子に結合した酸素原子よ りなる酸素原子層と、各々前記酸素原子層中の酸素原子 に結合した金属原子よりなる金属原子層と、各々前記金 属原子層中の金属原子に結合した酸素原子よりなる酸素 原子層とを含み、最上部に金属原子層中の金属原子に結 合した酸素原子よりなる最上部酸素原子層を有する第2 の絶縁膜と、各々前記最上部酸素原子層中の酸素原子に 結合したSi原子よりなり前記最上部酸素原子層を覆う Si原子層と、各々前記最上部酸素原子層を覆う前記S i原子層中のSi原子に結合した窒素原子よりなる窒素 原子層とよりなる第3の絶縁膜とより構成されることを 特徴とする半導体装置。

【0086】(付記17) 第1の導電型の第1の素子 領域と第2の導電型の第2の素子領域とを素子分離領域 により画成された基板と、前記基板上の前記第1の領域 に形成された第1のゲート絶縁膜と、前記基板上の前記 第2の領域に形成された第2のゲート絶縁膜と、前記第 1のゲート絶縁膜上に形成された第1のゲート電極と、 前記第2のゲート絶縁膜上に形成された第2のゲート電 極とを備えた相補型半導体装置であって、前記第1およ び第2のゲート絶縁膜は、各々Si基板表面のSi原子 に結合した酸素原子よりなる酸素原子層と、各々前記酸 素原子層中の酸素原子に結合したSi原子よりなるSi 原子層と、各々前記Si原子層中のSi原子に結合した 窒素原子よりなる窒素原子層と、各々前記窒素原子層中 の窒素原子に結合したSi原子とよりなる第1の絶縁膜 と、各々前記Si原子層中のSi原子に結合した酸素原 子よりなる酸素原子層と、各々前記酸素原子層中の酸素 原子に結合した金属原子よりなる金属原子層と、各々前 記金属原子層中の金属原子に結合した酸素原子よりなる 酸素原子層とを含み、最上部に金属原子層中の金属原子 に結合した酸素原子よりなる最上部酸素原子層を有する 第2の絶縁膜と、各々前記最上部酸素原子層中の酸素原 子に結合したSi原子よりなり前記最上部酸素原子層を 覆うSi原子層と、各々前記最上部酸素原子層を覆う前 記Si原子層中のSi原子に結合した窒素原子よりなる 窒素原子層とよりなる第3の絶縁膜とより構成されると とを特徴とする相補型半導体装置。

【0087】(付記18) 半導体装置の製造方法であって、(A) Si基板表面にSiの気相原料を供給し、1分子層分のSi原料分子を吸着させる工程と、

(B) 前記工程(A)の後、前記Si原料分子を吸着したSi基板表面に酸素を含むガスを供給し、前記吸着されているSiの原料分子を酸化し、前記Si基板表面

にSiOz分子層を形成する工程と、(C) 前記工程 (B) の後、前記SiO,分子層で覆われた前記Si基 板表面にSiの気相原料を供給し、1分子層分のSi原 料分子を吸着させる工程と、(D) 前記工程(C)の 後、前記Si原料分子を吸着した前記Si基板表面に窒 素を含むガスを供給し、前記吸着されているSiの原料 分子を窒化し、前記Si基板表面にSiN分子層を形成 する工程と、(E) 前記工程(D)の後、前記SiN 分子層で覆われた前記Si基板表面に、酸素を含むガス と金属元素を含む原料ガスとを交互に供給し、高誘電体 10 金属酸化膜を形成する工程と、(F) 前記工程(E) の後、前記高誘電体金属酸化膜で覆われた前記基板表面 にSiの気相原料を供給し、1分子層分のSi原料分子 を吸着させる工程と、(G) 前記工程(F)の後、前 記Si原料分子層で覆われた前記基板表面に窒素を含む ガスを供給し、前記吸着されているSiの原料分子を窒 化し、前記Si基板表面にSiN分子層を形成する工程 とよりなることを特徴とする半導体装置の製造方法。

【0088】(付記19) 前記工程(E)は、前記S i 基板表面に前記酸素を含むガスを供給する工程で開始 20 され、前記Si基板表面に前記酸素を含むガスを供給す る工程で終了されるととを特徴とする請求項18記載の 半導体装置の製造方法。

[0089]

【発明の効果】本発明によれば、Si基板表面を直接に 酸素原子層により覆っているため、Si基板表面を窒素 原子層で覆った場合のようなダングリングボンドの形成 が生じることはなく、半導体装置の電気特性が安定す る。また本発明によれば、高誘電体ゲート絶縁膜中に酸 素原子層の他に窒素原子層が含まれるため、このような 30 窒素原子層は、高誘電体ゲート絶縁膜を通過するBなど の不純物元素の拡散、また酸素の拡散、さらにZrなど の金属元素の拡散を効果的に抑制し、その結果、Si基 板とゲート絶縁膜、およびゲート絶縁膜とゲート電極と の界面における反応が抑制され、酸化膜換算膜厚の小さ い高誘電体ゲート絶縁膜を有する超高速半導体装置を、 安定に、再現性良く製造することが可能になる。

【0090】また本発明の半導体装置では、Si基板表 面と窒素原子層との間に酸素原子層とSi原子層とが介 在するため窒素原子層がSi基板表面から離間し、その 40 結果、窒素原子の固定電荷に起因する半導体装置の動作 特性の変化が効果的に抑制される。

### 【図面の簡単な説明】

【図1】(A), (B)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その1)である。

【図2】(C), (D)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その2)である。

【図3】(E)は、本発明の第1実施例による半導体装 置の製造工程を示す図(その3)である。

【図4】(F)は、本発明の第1実施例による半導体装 50 23A, 23B 高誘電体ゲート電極

置の製造工程を示す図(その4)である。

【図5】(G)は、本発明の第1実施例による半導体装 置の製造工程を示す図(その5)である。

18

【図6】(H)は、本発明の第1実施例による半導体装 置の製造工程を示す図(その6)である。

【図7】(1)は、本発明の第1実施例による半導体装 置の製造工程を示す図(その7)である。

【図8】(J)は、本発明の第1実施例による半導体装 置の製造工程を示す図(その8)である。

【図9】図8(J)の構成をもとに、ゲートリーク電流 の測定のために作製された試料の構成を示す図である。

【図10】図9の試料において、図8(J)の窒素原子 層を形成しなかった場合のリーク電流特性を示す図であ る。

【図11】図9の試料において、図8(J)の窒素原子 層を形成した場合のリーク電流特性を示す図である。

【図12】(A), (B)は、本発明の第2実施例によ る半導体装置の製造工程を説明する図(その1)であ

【図13】(C), (D)は、本発明の第2実施例によ る半導体装置の製造工程を説明する図(その2)であ

【図14】(E), (F)は、本発明の第2実施例によ る半導体装置の製造工程を説明する図(その3)であ

【図15】(G)は、本発明の第2実施例による半導体 装置の製造工程を説明する図(その4)である。

【図16】本発明の第3実施例によるCMOS半導体装 置の構成を示す図である。

【符号の説明】

1, 11, 21 Si基板

2 SiO<sub>2</sub>分子層

3 SiN分子層

4 HfO<sub>2</sub>層

5,13 ポリシリコン層

10 半導体装置

11A, 11B 溝

11C, 11D, 22 素子分離領域

12 高誘電体ゲート絶縁膜

13A, 13B, 13C, 24A, 24B ポリシリコ ンゲート電極

13a, 13b, 13c シリサイド領域

14A~14C, 26Lp, 26Ln LDD領域

15A~15C, 26p, 26n 拡散領域

15a, 15b, 15c, 25a, 25b, 27p, 2

7n シリサイド領域


20 CMOS半導体装置


20A, 20B 素子領域

20♥ ウェル

【図1】


### (A), (B)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その1)






【図3】

# (E)は、本発明の第1実施例による半導体装置の 製造工程を示す図(その3)




【図10】


### 図9の試料において、図8(J)の窒素原子層を 形成しなかった場合のリーク電流特性を示す図



### 【図2】


### (C), (D)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その2)





【図4】


### (F)は、本発明の第1実施例による半導体装置の 製造工程を示す図(その4)



【図5】

# (G)は、本発明の第1実施例による半導体装置の 製造工程を示す図(その5)


(G)



[図6]

# (H)は、本発明の第1実施例による半導体装置の 製造工程を示す図(その6)


(Н) H<sub>2</sub>O(400°C) (H)  $\oplus$ 



【図7】

(I)は、本発明の第1実施例による半導体装置の 製造工程を示す図(その7)

(X)




【図8】

# (J)は、本発明の第1実施例による半導体装置の 製造工程を示す図(その8)

(J) (H) (H) SLa (O) (HF) HL2  $\odot$ **(**0) HfO<sub>2</sub> HL1-ᅆ SL2 NLIT SIN SL: OL1-SiO2


【図9】


図8(J)の構成をもとに、ゲートリーク電流の測定のために 作製された試料の構成を示す図



【図12】


# (A). (B)は、本発明の第2実施例による半導体装置の 製造工租を説明する図(その1)






# 【図11】


# 図9の試料において、図8(J)の窒素原子層を 形成した場合のリーク電流特性を示す図



【図13】


### (C), (D)は、本発明の第2実施例による半導体装置の 製造工程を説明する図(その2)






### 【図14】


# (E). (F)は、本発明の第2実施例による半導体装置の 製造工程を説明する図(その3)






【図16】

# 本発明の第3実施例によるCMOS半導体装置の 構成を示す図



### 【図15】

### (G)は、本発明の第2実施例による半導体装置の 製造工程を説明する図(その4)



### フロントページの続き

(72)発明者 杉田 義博

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 谷田 義明

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 射場 義久

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 下ターム(参考) 5F048 AA01 AA07 AC01 AC03 BB03 BB04 BB04 BB05 BB06 BB07 BB08 BB09 BB11 BB12 BB13 BC06 BF06 BF11 BF16 BC14 DA25 SF140 AA01 AA06 AA24 AA28 AA39 AB03 BA01 BA02 BD00 BD02 BD05 BD07 BD11 BD12 BD13 BD20 BE01 BE03 BE09 BE16 BE19 BF01 BF04 BF11 BF18 BG08 BG34 BG46 BH15 BJ08 BJ11 BJ27 BK02 BK13 BK25 BK34 CB04 CB08 CC01 CC08

CC12 CE07 CF04